एक उभयनिष्ट गेट प्रवर्धक में ____________ होते हैं।

This question was previously asked in
IPRC ISRO Technical Assistant Electronics 10 Dec 2016 Official Paper
View all ISRO Technical Assistant Papers >
  1. उच्च निवेश प्रतिरोध और उच्च निर्गम प्रतिरोध
  2. निम्न निवेश प्रतिरोध और उच्च निर्गम प्रतिरोध
  3. निम्न निवेश प्रतिरोध और निम्न निर्गम प्रतिरोध
  4. उच्च निवेश प्रतिरोध और निम्न निर्गम प्रतिरोध

Answer (Detailed Solution Below)

Option 2 : निम्न निवेश प्रतिरोध और उच्च निर्गम प्रतिरोध
Free
ISRO Technical Assistant Mechanical Full Mock Test
80 Qs. 80 Marks 90 Mins

Detailed Solution

Download Solution PDF

FET:

चूंकि FET का निवेश परिपथ पश्चदिशिक बायसित है, इसलिए FET उच्च निवेश प्रतिबाधा (100 M 12 के क्रम में) और निम्न निर्गम प्रतिबाधा प्रदर्शित करता है और निवेश और निर्गम के बीच उच्च विलगन की कोटि होगी।

इसलिए, FET एक उत्कृष्ट बफर प्रवर्धक के रूप में कार्य कर सकता है लेकिन BJT में कम निवेश प्रतिबाधा है क्योंकि इसका निवेश परिपथ अग्रदिशिक बायसित है।

उभयनिष्ट निकास विन्यास:

  • उभयनिष्ट निकास विन्यास (उभयनिष्ट संग्राही के समान) में, निवेश को द्वार पर लागू किया जाता है और इसका निर्गम स्रोत से लिया जाता है।
  • उभयनिष्ट निकास या "स्रोत अनुगामी" संरूपण में उच्चतम निवेश प्रतिबाधा और निम्न निर्गम प्रतिबाधा होती है।

 

वोल्टेज लब्धि इकाई है, हालांकि धारा लब्धि अधिक है। निवेश और निर्गम सिग्नल प्रावस्था में हैं।

उभयनिष्ट स्रोत विन्यास:

  • उभयनिष्ट स्रोत विन्यास (उभयनिष्ट-उत्सर्जक के समान) में, निवेश को द्वार पर लागू किया जाता है और इसका निर्गम निकास से लिया जाता है।
  • यह अपने उच्च निवेश प्रतिबाधा और अच्छे वोल्टेज प्रवर्धन के कारण FET के संचालन की सबसे उभयनिष्ठ विधा है और इस तरह के उभयनिष्ट स्रोत प्रवर्धकों का व्यापक रूप से उपयोग किया जाता है।
  • FET संयोजन की उभयनिष्ट स्रोत विधा आमतौर पर श्रव्य आवृत्ति प्रवर्धकों और उच्च निवेश प्रतिबाधा प्री-एम्प और अवस्था में उपयोग किया जाता है।
  • एक प्रवर्धक परिपथ होने के नाते, निर्गम सिग्नल निवेश के साथ 180o "फेज भिन्‍न" है।

 

उभयनिष्ट द्वार विन्यास:

  • उभयनिष्ट गेट विन्यास (उभयनिष्ट आधार के समान) में, निवेश स्रोत पर लागू होता है और इसका निर्गम निकास से लिया जाता है, जैसा कि सीधे भूसंपर्क से जुड़ा हुआ है (0v) जैसा कि दिखाया गया है।
  • पिछले कनेक्शन की उच्च निवेश प्रतिबाधा लक्षण इस विन्यास में खो गई है क्योंकि उभयनिष्ट गेट में कम निवेश प्रतिबाधा होती है, लेकिन एक उच्च निर्गम प्रतिबाधा है।
  • इस प्रकार के FET विन्यास का उपयोग उच्च-आवृत्ति परिपथों में किया जा सकता है या प्रतिबाधा सुमेलन परिपथ उच्च निवेश प्रतिबाधा से मेल खाने के लिए कम निवेश प्रतिबाधा की आवश्यकता थी। निवेश के साथ निर्गम "समकला" है।

Latest ISRO Technical Assistant Updates

Last updated on May 30, 2025

-> The ISRO Technical Assistant recruitment 2025 notification has been released at the official website. 

-> Candidates can apply for ISRO recruitment 2025 for Technical Assistant from June 4 to 18.

-> A total of 83 vacancies have been announced for the post of Technical Assistant.

-> The Selection process consists of a written test and a Skill test.

-> Candidates can also practice through ISRO Technical Assistant Electrical Test Series, ISRO Technical Assistant Electronics Test Series, and ISRO Technical Assistant Mechanical Test Series to improve their preparation and increase the chance of selection. 

More FET Amplifier Questions

More Field Effect Transistors Questions

Hot Links: teen patti cash game all teen patti game teen patti cash teen patti master apk download happy teen patti